[디지털 시스템 설계 및 test(실험) ] Latch, Flip-Flop, Shift Register
페이지 정보
작성일 23-01-25 05:52
본문
Download : [디지털 시스템 설계 및 실험] La.hwp
input D,C,R;
wire AD;
and (AD,D,NR);
Download : [디지털 시스템 설계 및 실험] La.hwp( 26 )
1. SR NOR latch 2. Gated D latch(based on an SR NOR latch) 3. (Master?slave pulse-triggered) D flip-flop (with reset) 4. 4-bit shift register(using 4 D flip-flops)
module dppr(D,C,R,Q,Q_);
dl dl2 (Q1,C,Q,Q_);
[디지털 시스템 설계 및 test(실험) ] Latch, Flip-Flop, Shift Register
코딩
wire Q1,Q1_;
![[디지털 시스템 설계 및 실험] La-8000_01.jpg](https://sales.happyreport.co.kr/prev/201307/%5B%EB%94%94%EC%A7%80%ED%84%B8%20%EC%8B%9C%EC%8A%A4%ED%85%9C%20%EC%84%A4%EA%B3%84%20%EB%B0%8F%20%EC%8B%A4%ED%97%98%5D%20La-8000_01.jpg)
![[디지털 시스템 설계 및 실험] La-8000_02_.jpg](https://sales.happyreport.co.kr/prev/201307/%5B%EB%94%94%EC%A7%80%ED%84%B8%20%EC%8B%9C%EC%8A%A4%ED%85%9C%20%EC%84%A4%EA%B3%84%20%EB%B0%8F%20%EC%8B%A4%ED%97%98%5D%20La-8000_02_.jpg)
![[디지털 시스템 설계 및 실험] La-8000_03_.jpg](https://sales.happyreport.co.kr/prev/201307/%5B%EB%94%94%EC%A7%80%ED%84%B8%20%EC%8B%9C%EC%8A%A4%ED%85%9C%20%EC%84%A4%EA%B3%84%20%EB%B0%8F%20%EC%8B%A4%ED%97%98%5D%20La-8000_03_.jpg)


not (NR,R);
1. SR NOR latch
디지털 시스템 설계,Latch, Flip-Flop, Shift Register
wire NR;
dl dl1 (AD,NC,Q1,Q1_);
output Q,Q_;
설명
endmodule
3. (Master?slave pulse-triggered) D flip-flop (with reset)
시뮬레이션
레포트 > 공학,기술계열
(Master&slave pulse-triggered) D flip-flop (with reset)
2. Gated D latch(based on an SR NOR latch)
not (NC,C);
순서
4. 4-bit shift register(using 4 D flip-flops)
다.